NANDフラッシュコントローラIP：フラッシュメモリデバイスとの効率的なデータインターフェースを可能にする。

NANDフラッシュコントローラIPは、ユーザーデータとNANDフラッシュメモリデバイスとのインタフェースに必要なロジックを実装します。NAND フラッシュ・コントローラ IP コアは、ブロック消去、ページ・プログラム、およびその他の必須コマンドを使用した読み出し操作などの操作を実行し、ユーザーによる NAND デバイスへのアクセスを可能にします。

iWave の ONFI 2.0 準拠NAND フラッシュ・コントローラ IP コアは、完全な機能を備えた使いやすい合成可能な設計で、あらゆる SoC または非 SoC FPGA ベースのプラットフォームに簡単に統合できます。SLCフラッシュ・メモリをサポートするように設計されたNANDフラッシュ・コントローラは、柔軟な使用と実装が可能です。また、NANDフラッシュIPコアは、より高速な非同期または同期I/Oインターフェイスを追加し、今日の厳しい高性能ニーズに対応します。

iWave NANDフラッシュIPコアは、設計者がコントローラロジックをゼロから開発することなく、NANDフラッシュメモリ機能を設計に迅速かつ効率的に統合し、NANDフラッシュメモリ機能を設計に活用することを可能にします。IPコアを使用することで、お客様は開発時間、コスト、リスクを削減し、最終製品の付加価値向上に集中することができます。

iWaveのNANDホストコントローラIPがサポートする主な機能は以下の通りです、

• ONFI仕様に準拠
• 8ビットまたは16ビット NANDデバイスへの非同期および同期インターフェース
• SLC NANDフラッシュメモリをサポート
• ページサイズ最大16Kバイト（コンパイル時に設定可能）
• すべての必須コマンドをサポート
• チップ・セレクト、ライト・イネーブル、リード・イネーブル、レディ/ビジーは各ダイごとに分離され、IO信号はダイ間で共有される
• 512バイトあたり最大8ビットのエラーを訂正できるECCロジック用のハミングコードまたはBCHコード
• ソフトウェアECC、コントローラによるECC、オンダイECCをサポート
• 16Kバイト・バッファ（データの書き込みおよび読み出し用
• レジスタ・アクセス用プロセッサ向けAXI4-liteインターフェース
• データ転送用プロセッサ向けAXI4-MMインターフェース

NANDフラッシュコントローラIPは、Xilinx、Intel、Lattice、Microchipを含む複数のFPGAプラットフォームで検証されています。iWaveのNANDホストコントローラIPは、複数のFPGAデバイスファミリで徹底的に検証されており、さまざまな防衛、宇宙、航空電子工学アプリケーションに適しています。
NANDフラッシュコントローラIPは、ユーザーが選択したFPGAデバイス上のプロセッサの可用性に応じて、3つのバリエーションが用意されています。

• SOCデバイスのARMコアを使用したファイルシステム

• • ARMコアに実装されたNAND Linuxドライバは、レジスタアクセスにAXI4 liteインタフェースを、データ転送にAXI4メモリマップドインタフェースを使用して、NANDホストコントローラとインタフェースする。
  • FPGAに実装されたNANDホストコントローラは、ONFI仕様で定義されたNANDプロトコルを使用してNANDデバイスと通信します。
  • JFFS2やUBIのようなよく知られた業界標準のフラッシュ・ファイル・システムをサポートします。